

# 世界初の n 型導電性チャネルダイヤモンド電界効果トランジスタを開発




## ～ダイヤモンド CMOS 集積回路への道～

配布日時：2024 年 1 月 25 日 14 時

NIMS（国立研究開発法人物質・材料研究機構）

### 概要

1. NIMS は、世界で初めてダイヤモンドの n 型チャネル動作による金属酸化膜半導体電界効果トランジスタ (MOSFET) を開発しました。本成果は一般電子機器用 IC に代表されるモノリシック集積化 (1 つの半導体基板内に複数のデバイスを集積) に向けて耐環境型の相補型金属酸化膜半導体 (CMOS) 集積回路の実現、および将来的に強く期待されるダイヤモンドのパワーエレクトロニクス応用に対して重要な一歩となります。
2. ダイヤモンド半導体では、高い絶縁耐圧や高速スイッチングなどの優れた特性を、高温、高放射線被曝環境 (原子力発電の炉心近傍等) などの極限環境で実現することが原理的に可能です。その利点を生かして環境安定性に優れた制御系の集積回路に利用するために、高機能化 CMOS の実現が期待されています。CMOS 構造には p 型と n 型の双方の導電性チャネル形成が必須ですが、ダイヤモンドでは n 型チャネルを持つ MOSFET が実現できていませんでした。
3. 今回、NIMS の研究チームは世界に先駆けて開発した高品質単結晶 n 型ダイヤモンド半導体成長技術をベースに、n 型チャネルダイヤモンド MOSFET を開発しました。低濃度のリンをドーパした原子的に平坦なテラスを有する高品質 n 型ダイヤモンドの結晶成長に成功しました (左図)。これをチャネル層に用いた MOSFET 構造 (中図) において、高濃度でリンをドーパしたダイヤモンドをソースおよびドレインのコンタクト層として使用することで接触抵抗を大幅に低減し、n 型チャネルのトランジスタ特性を確認しました。トランジスタ性能の重要な指標である電界効果移動度は、300 °C において約 150  $\text{cm}^2/\text{V}\cdot\text{sec}$  の高い値を示し、優れた高温動作特性 (右図) が確認できました。



4. 本成果は、省エネパワーエレクトロニクス、スピントロニクス、耐環境型の微小電気機械システム (MEMS) センサーの実現に向けた CMOS 集積回路に応用されることが期待できます。
5. 本研究は、NIMS 電子・光学材料研究センターの廖 梅勇、Huanying Sun、小泉 聡によって行われました。
6. 本研究成果は、Advanced Science 誌に 2024 年 1 月 20 日オンラインにて掲載されました (doi.org/10.1002/adv.202306013)。

\* 物質・材料研究機構は、その略称を NIMS (National Institute for Materials Science) に統一しております。

## 研究の背景

現代のエレクトロニクスは、シリコンを用いた相補型金属酸化膜半導体（CMOS：用語解説 1）技術によって支えられています。しかしながら、シリコン電子デバイスは、電力密度、周波数応答、耐熱性や耐放射線性などにおいて性能限界に直面しています。ダイヤモンドデバイスは、比類無き高電圧耐性、高温耐性、圧倒的な耐放射線性を持ち、発熱対策不要の次世代のパワーエレクトロニクス回路および高機能集積回路の構築が期待できます。このベース技術としてはトランジスタ形成、特に CMOS 集積回路の開発が重要で、p 型と n 型（用語解説 2）双方のチャネル動作をする MOS 構造形成が必要とされます。ダイヤモンド CMOS を実現するには、シリコン半導体と同様に、高度なドーピング制御が必要です。しかしながら、ダイヤモンドではドーピング制御の困難さから n チャネル MOSFET（用語解説 3）形成はこれまで実現されておらず、挑戦的な課題でした。

## 研究内容と成果

n 型ダイヤモンド MOSFET の形成には、高結晶品質ダイヤモンド n<sup>-</sup>型チャネルエピタキシャル（以下エピと省略：用語解説 4）層と高導電性 n<sup>+</sup>コンタクトエピ層の成長が不可欠です。本研究チームは、高温高圧合成（HPHT）単結晶ダイヤモンド基板 {111} 結晶面に、NIMS 独自開発のマイクロ波プラズマ化学気相成長（MPCVD：用語解説 5）によって精密にドーピング濃度を制御した高品質 n 型ダイヤモンドエピ層を形成しました。デバイスチャネル用に低濃度のリンをドーピングした n<sup>-</sup>ダイヤモンドエピ層は、HPHT ダイヤモンド基板表面に直接成長しました。その後、オーミックコンタクトの形成用に高濃度でリンをドーピングした n<sup>+</sup>層を n<sup>-</sup>層表面に堆積しました。n<sup>-</sup>型ダイヤモンドのホモエピタキシャル成長は、ステップフロー成長モードに従い原子的に平坦（平均粗さ約 0.1 nm）なテラスを形成することが原子間力顕微鏡（AFM）観察で確認されました（図 1）。成長面内でのリン濃度の均一な分布、またドナーを不活性化させる水素含有量が測定限界以下に低いことも二次イオン質量分析（SIMS）で確認されています。ダイヤモンドエピ層の電子移動度（用語解説 6）はホール効果（用語解説 7）によって測定され、300 °C の高温において 212 cm<sup>2</sup>/V・sec の高い値が得られています。




図 1 高品質の低リンドーピング n<sup>-</sup>型ダイヤモンドエピ層。(A) 成長に用いた微傾斜ダイヤモンド {111} 基板表面の原子ステップ（上）とリンをドーピングしたエピ層（下）の概略図。(B) ダイヤモンドエピ層の表面形態原子間力顕微鏡（AFM）像。

作製した金属酸化膜半導体電界効果トランジスタの動作を調べると、ソースとドレイン（n<sup>+</sup>層）のコンタクト間のチャネルに流れる電流（ドレイン電流）をゲート電極にかける電圧で制御でき、その極性から電子（n 型）伝導性を世界で初めて確認しました（図 2）。ドレイン電流は、室温から 300 °C までほぼ 4 桁増加し、300 °C における電界効果電子移動度は約 150 cm<sup>2</sup>/V・sec の高い値を示しました。これは他のワイドギャップ半導体 n チャネル MOSFET の同一温度域での移動度と比較して十分に高い値です。また、高周波動作に関しては、300 °C の高温でマイクロ秒レベルのスイッチング速度が得られました。ゲート振幅を広げればチャネルの導電率が増加するため、さらに高速のスイッチングが期待できます。マイクロ秒レベルの速度、すなわち MHz レベルの素子動作は、過酷環境下でのセンサー信号処理回路等への利用に十分な特性であり、高温、放射線環境等で用いる各種センサーのプリアンプ等への応用が期待できます。




図2 n型ダイヤモンドMOSFET構造図とその電気特性および温度依存性。(A) MOSFETの概略図、(B) ダイヤモンドMOSFETの光学顕微鏡像、(C) 室温、150 °C、および300 °Cでのトランジスタ特性（黒線から黄線（ii）では紫と重なっている）に向かってゲート電圧（ $V_g$ ）増大）

### 今後の展開

本研究成果は省エネパワーエレクトロニクス、スピントロニクス、モノリシック（用語解説 8）集積した微小電気機械システム（MEMS）センサー等への応用に向け、低損失、軽量の耐環境CMOS集積回路の実現に繋がると期待されます。

ダイヤモンドの究極性能を最大限に活用するため、特に過酷な環境（高温および高い放射線暴露状態など）で動作できるエレクトロニクスとしてCMOSの開発が必要です。将来、放射線検出器やMEMSセンサー用の混合信号集積回路の要件を満たすように、n型MOSFETデバイス形状の最適化を行い、現状のメガヘルツ（MHz）動作からより高周波のギガヘルツ（GHz）動作に向けて高周波特性の向上を試みます。さらに、p型、n型ドーピング制御、薄膜形成技術を高度化してダイヤモンドCMOS回路実現に向けた研究を開始します。

### 掲載論文

題目：High-temperature and high-electron mobility metal-oxide-semiconductor field-effect transistors based on n-type diamond

著者：Meiyong Liao, Huangying Sun, Satoshi Koizumi

雑誌：Advanced Science (Wiley; doi.org/10.1002/adv.202306013)

掲載日時：2024年1月20日（オンライン掲載）

### 用語解説

#### 1. CMOS

CMOSとは相補型金属酸化膜半導体（Complementary Metal Oxide Semiconductor）の略称です。CMOS回路は、p型とn型半導体チャネルを含む金属-酸化膜-半導体電界効果トランジスタ（MOSFET）を相補的に組み合わせ、論理ゲートやその他のデジタル回路に実装するものです。CMOSの回路方式は省電力で高速動作が可能という特徴を持つことから、現代の半導体デバイスの基本構造となっており、ほとんどの大

規模な集積回路デバイスに用いられています。

## 2. n型半導体、p型半導体

n型半導体は電荷を運ぶキャリアとして電子が使われる半導体です。例えば、シリコンのSi原子あるいはダイヤモンドのC原子の一部をP（リン）などの原子に置き換えることで電子が一つ余分に生じ、電子による電気伝導をもたらします。

p型半導体は、電荷を運ぶキャリアとして正孔（ホール）が使われる半導体です。ホールには実体がなく、仮想の粒子ともいえます。例えば、シリコンのSi原子あるいはダイヤモンドのC原子の一部をB（ホウ素）などの原子に置き換えることで形成が可能です。

## 3. MOSFET

MOSFET は金属酸化膜半導体電界効果トランジスタ（metal-oxide-semiconductor field-effect transistor）の略称です。導電性をゲート・ソース間の印加電圧によって制御できるため、スイッチング素子として利用されます。集積回路中では最も基本的に使用されている構造です。

## 4. エピタキシャル成長

エピタキシャル成長とは、単結晶基板表面に結晶方位の揃った薄膜が成長することです。形成された薄膜はエピタキシャル層、あるいは短くエピ層と表記される場合が多いです。

## 5. マイクロ波プラズマ化学気相成長（MPCVD）

マイクロ波（2.45GHz）により原料ガスをプラズマ状態にするプラズマ気相成長法です。プラズマにより原料ガスの原子や分子は励起され化学的に活性となり、基板表面に結晶あるいは非晶質の析出をもたらします。様々な物質の薄膜を成長させる方法の一つです。

## 6. ホール効果

ホール効果とは、電流が流れている物体（半導体など）に磁場をかけたときに物体の電流と磁場の両方に垂直な向きに電位差（ホール電圧）が発生する物理現象です。この現象が1879年にエドウィン・ホールによって発見されたためホール効果といえます。

## 7. 移動度

電子移動度は、金属または半導体中の電子の移動のしやすさを示す量であり、物質に電圧を印加したときに単位電界あたりに移動する電子の平均速度のことです。キャリア移動度は、ホール効果を使用して測定されるのが一般的です。電界効果トランジスタを使用して測定するとき、「電界効果移動度」と呼ばれます。

## 8. モノリシック

電子機器に多用されるICチップのように、一枚基板で全体デバイスが1つのモジュールでできており分割されていないことを意味します。

## 本件に関するお問い合わせ先

（研究内容に関すること）

国立研究開発法人物質・材料研究機構

電子・光機能材料研究センター・超ワイドギャップ半導体グループ

グループリーダー 小泉 聡（こいずみ さとし）

TEL：029-860-4310（直通）

Email：[Koizumi.Satoshi@nims.go.jp](mailto:Koizumi.Satoshi@nims.go.jp)

国立研究開発法人物質・材料研究機構  
電子・光機能材料研究センター・超ワイドギャップ半導体グループ  
主席研究員 廖 梅勇 (りょう めいよん)  
TEL : 029-860-4508 (直通)  
Email: [Meiyong.Liao@nims.go.jp](mailto:Meiyong.Liao@nims.go.jp)

(報道・広報に関すること)  
NIMS 国際・広報部門 広報室  
〒305-0047 茨城県つくば市千現 1-2-1  
TEL: 029-859-2026, FAX: 029-859-2017  
E-mail: [pressrelease@ml.nims.go.jp](mailto:pressrelease@ml.nims.go.jp)